大家好，我是喝茶不加牛奶。这是我关于FPGA讲解文章的第一期，本期主要对FPGA进行一些基本介绍

FPGA概述

可编程逻辑器件（Programmable Logic Device，PLD）起源于20世纪70年代，是在专用集成电路（Application Specific Integrated Circuit, ASIC）基础上发展起来的一种新型逻辑器件，是当今数字系统设计的主要硬件平台，其主要特点是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，并且可以反复擦写。

FPGA（Field Programmable Gate Array），属于可编程逻辑器件的一种，在20世纪90年代获得突飞猛进的发展，经过近30年的发展，到目前已成为实现数字系统的主流平台之一。

FPGA开发流程

1.电路功能设计

2. 设计输入，主要是写代码。

最常用的设计语言为Verilog HDL，它类似C语言，很多语法与c语言有相似之处，如果学习过c语言会更容易上手。

FPGA开发软件一般为ISE或Quartus prime，小白推荐使用ISE。

3. 功能仿真

如果你没有开发板也没有关系，可以使用功能仿真软件来模拟。常用仿真软件为ModelSim。当然，如果你有自己的开发板，在学习初期可以直接连接开发板使用。

4. 综合，简单来说就是试一下自己的代码是否能够运行。

5. 实现与布局布线

6. 时序仿真与验证

出于简单原则，我们先跳过5、6这两个环节，后期再进行讲解。

7.芯片编程与调试，即在开发板上验证是否实现了预期功能。

FPGA工作原理

FPGA是在PAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。

目前，主流FPGA都采用了基于SRAM工艺的查找表结构，通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。

基于SRAM工艺的FPGA需要在使用时外接一个片外存储器以保存程序。上电时，FPGA将外部存储器中的数据读入片内RAM，完成配置后，进入工作状态；掉电后，FPGA恢复为白片，内部逻辑消失。

FPGA芯片结构

用一张图来说明一下：

可编程输入输出单元（IOB）

全名为Input Output Block，是芯片与外界电路的接口。

为了便于管理和适应多种电气标准，FPGA的IOB被划分为若干个组（bank），每个bank的接口标准由其接口电压Vcco决定，一个bank只能有一种Vcco，但不同bank的Vcco可以不同。

可配置逻辑块（CLB）

全名为Configurable Logic Block，是FPGA内的基本逻辑单元。

CLB由多个相同的Slice和附加逻辑构成。Slice是Xilinx公司定义的基本逻辑单位。一个Slice由两个4/6输入的查找表（Look-Up-Table，LUT）函数、进位逻辑、算术逻辑、存储逻辑等组成。

时钟管理模块（DCM）

全名为Digital Clock Manager，用于时钟综合、消除时钟偏斜和进行时钟相位调整。

DCM利用IP核中的Clocking Wizard完成时钟倍频、分频、相移十分方便，给FPGA的系统时钟设计带来了方便，同时也带来了的可靠性问题。

嵌入式块RAM（BRAM）

6输入LUT器件中的单片BRAM容量为36K比特，即位宽为36比特、深度为1024。

如果想要更大的RAM，可以将多片BRAM级联起来。此时RAM只受限于芯片总BRAM的数量。

Xilinx主流FPGA

世界上第一款FPGA芯片由Xilinx公司于1984年推出。之后，从XC330、XC4000发展到Spartan-6系 列 、 Virtex-6 和最新的 Artix-7 、 Kintex-7 及Virtex-7系列。

Spartan-6和Virtex-6以后的FPGA产品为目前的主流产品。我使用的也是一块Spartan-6。

FPGA设计工具软件

推荐初学者下载ISE14.7、ModelSim10.1。

感谢各位看到这里，如果大家想要软件的话，我试试能不能用百度网盘分享。

预告：下期讲解Verilog基本语法。

本文为我原创本文禁止转载或摘编

FPGA Verilog